至於簡單的方法，有:
1.第壹次運行Modelsim後，點擊Modelsim的抄本串口上的“Up”鍵，會出現do XXXXX.do命令。這是運行ModelSim的命令，暫時不用。妳改成編輯XXXXX.do，點擊回車，會彈出壹個窗口。您可以在窗口中的以下內容前面添加#號，以防止再次編譯庫並節省時間。完成後，單擊保存關閉此窗口。
vlib verilog_libs/altera_ver
vmap更改版本。/verilog_libs/altera_ver
vlog-vlog 01 compat-work altera _ ver { d:/altera/11.0/Quartus/EDA/sim _ lib/altera _ primitives . v }
vlib verilog_libs/lpm_ver
vmap lpm_ver。/verilog_libs/lpm_ver
vlog-vlog 01 compat-work LPM _ ver { d:/altera/11.0/Quartus/EDA/sim _ lib/220 model . v }
vlib verilog_libs/sgate_ver
vmap sgate_ver。/verilog_libs/sgate_ver
vlog-vlog 01 compat-work sgate _ ver { d:/altera/11.0/Quartus/EDA/sim _ lib/sgate . v }
vlib verilog_libs/altera_mf_ver
vmap altera_mf_ver。/verilog_libs/altera_mf_ver
vlog-vlog 01 compat-work altera _ MF _ ver { d:/altera/11.0/Quartus/EDA/sim _ lib/altera _ MF . v }
vlib verilog _ libs/altera _ LNS im _ ver
vmap altera_lnsim_ver。/verilog_libs/altera_lnsim_ver
vlog-SV-work altera _ LNS im _ ver { d:/altera/11.0/Quartus/EDA/sim _ lib/altera _ LNS im . SV }
vlib verilog _ libs/cyclone ive _ ver
vmap cycloneive _ ver。/verilog _ libs/cyclone live _ ver
vlog-vlog 01 compat-work cyclone ive _ ver { d:/altera/11.0/Quartus/EDA/sim _ lib/cyclone ive _ atoms . v }
2.妳可以在Quartus中修改妳的邏輯代碼，然後修改保存後，直接在Modelsim的抄本串口中按“Up”鍵，找出剛才的do XXXXX.do命令，然後回車運行。此時Modelsim會根據妳修改後的程序進行仿真，但是請註意，如果主程序的端口和變量發生變化，妳需要修改妳的testbench文件，否則會報錯。
這只是壹個簡單的編譯。不懂就繼續問。如果沒有，請采納~